لقد تمَّ تبسيطُ تصميمِ بوابةِ العاكس (Inverter gate) بشكلٍ كبيرٍ؛ وذلك باستخدامِ ترانزستوراتِ التأثيرِ الحَقْلِي (Field-effect transistors) بدلاً من الترانزستوراتِ ثنائيةِ القطبية (Bipolar transistors) . حيث أن مردود البوابة (output) لهذه الترانزستورات لا يعوم (لا يبقى بدون حالة منطقية) كما هو الحال مع دارات TTL البسيطة، كما أن هذه البوابة قادرة على سحب وإصدار تيار للحِمْل. إنَّ السرَّ في أناقةِ تصميمِ هذه البوابةِ هو الاستخدامُ المُكمِّلُ لِلقنواتِ P و N في ترانزستوراتِ التأثيرِ الحقليِّ ذاتِ البوابةِ المعزولة (IGFETs). ولأن الاسمَ الشائعَ لِترانزستورات IGFET هو MOSFET (ترانزستور التأثيرُ الحقليُّ المصنَّعُ من نصفِ ناقلِ أوكسيدِ المعدن)، ولأن الدارةَ تستخدمُ ترانزستوراتِ MOSFET ذاتِ القنواتِ P و N حيثُ يكمِّل بعضها بعضاً؛ فقد تمَّ تصنيفُ هذه البوابةِ والبواباتِ المماثلةِ تحتَ اسمِ (نصفُ ناقلِ أوكسيد المعدنِ المُكَمِّل) CMOS.

لا تعاني داراتُ (CMOS) من اللاخَطِّيةِ الموجودةِ لدى ترانزستوراتِ التأثيرِ الحَقْلي (IGFETs)؛ وذلك لأنَّها تعملُ كَترانزستوراتِ الداراتِ الرقمية والتي دائماً ما تكونُ إمَّا في وضعِ الإشباعِ أو الفصلِ ولا تدخلُ الوضعَ النشطَ بتاتاً. ومع ذلك فإنِّ قيمةَ المدخلاتِ (input) لديها حسَّاسةٌ إلى الجهودِ العاليةِ المُوَلَّدَةِ من قِبل مصادرِ الكهرباءِ الساكنة، وربما تنتقلُ حالتهم من حالةِ الواحدِ المنطقي (on) إلى حالةِ الصفرِ المنطقي (off) أو العكس بواسطةِ مصادرِ جهدٍ زائفةٍ إذا تُرِكتْ عائمةً (غير مرتبطةٍ بشيء). لِهذا السببِ فإنَّهُ من غيرِ المحبَّذِ ترْكُ مدخلاتِ بوابة CMOS المنطقية عائمةً تحت أيِّ ظرفٍ من الظروف. تستطيعُ أنْ تلاحظَ عزيزي القارئ اختلافَ سلوكِ هذه البوابةِ عن سلوكِ بوابة TTL حيث أنَّ ترْكَ مدخلاتها عائمةً يتمُّ تفسيرُه دائماً على أنَّهُ المستوى المنطقي "1".
قد يُسبِّبُ هذا مشكلةً عندَ التحكمِ بمُدْخَلاتِ بوابة CMOS المنطقية في حال كان المفتاحُ عبارةً عن "حالةٍ وحيدة"، حيثُ أنَّ إحدى الحالاتِ لديها دخلٌ مرتبطٌ مباشرةً إمَّا بِالـ Vdd أو الأرض والحالةُ الأخرى لديها دخلٌ عائم (غير مرتبط بشيء) كما تستطيع أن ترى في الصورة.


Image: all about circuits

تَتكرَّرُ هذه المشكلةُ أيضاً عندما تكونُ مدخلاتُ بوابة CMOS هي عبارةٌ عن مخرجاتِ بوابةِ المُجَمِّعِ المفتوحِ TTL. لأنَّ مخرجاتِ بوابةِ المُجَمِّعِ TTL تعوم (تبقى غير مرتبط بشيء) عندما تكونُ حالتُها المنطقيةُ "1" ممَّا يجعلُ مدخلاتِ بوابةِ CMOS دونَ حالةٍ منطقيةٍ نهائية.


Image: all about circuits

لِحسنِ الحظ هناك حلٌّ سهلٌ لهذهِ المعضلة، وهو شائعُ الاستخدامِ في داراتِ CMOS المنطقية. فمتى ما تمَّ استخدامُ مفتاحِ الحالةِ الوحيدةِ -أو أيَّ نوعٍ آخرٍ من مخرجاتِ أيِّ بوابةٍ غيرِ قادرةٍ على سحبِ وإصدارِ التيار- لإنتاج مدخلات CMOS، فإنَّه يتمُّ توصيلُ مقاومةٍ إما إلى مصدر التغذية Vdd أو الأرض، حيثُ يمكنُ استخدامُ هذهِ المقاومة لِتوفيرِ حالةٍ منطقيةٍ محدَّدَةٍ لِلحالة التي بَقِيتْ عندها المخرجاتُ الناتجةُ عائمةً. إنَّ قيمةَ هذه المقاومةِ ليستْ حاسمةً و لكن قيمةَ 10kΩ عادةً ما تكونُ كافيةً.
تختلفُ تسميةُ هذه المقاومةِ بِاختلافِ موقعِها، فتُسمَّى مقاومةُ pullup عند توصيلها بِمصدرِ التغذيةِ Vdd حيثُ تُعطي حالةَ الواحدِ المنطقيِّ إذا ما كان مصدرُ المُدخلاتِ عائماً.


Image: all about circuits

كما تُسمَّى أيضاً بِمقاومة Pulldown عند توصيلِها بالأرضِ حيثُ تُعطي حالةَ الصفرِ المنطقيِّ إذا ما كانَ مصدرُ المدخلاتِ عائماً.


Image: all about circuits

و لأنَّ مخرجاتِ بوابةِ المُجَمِّعِ المفتوحِ TTL دائماً تسحبُ ولا تصدرُ التيارَ، فإنَّ مقاومةَ pullup ضروريةٌ عند وَصْلِ مُخرَجاتِ بوابةTTL مع مُدخلاتِ بوابةِ CMOS .


Image: all about circuits

على الرغمِ من أنَّ بواباتِ CMOS المذكورة في الأمثلةِ السابقةِ كانتْ تُسْتَخدمُ كبوابةِ عاكسٍ (بمدخلٍ واحد)، فإنَّ مبدأَ مقاوماتِ pullup و pulldown هو نفسُهُ لِبواباتِ CMOS متعددةِ المَداخل. حيث يتمُّ توصيلُ مقاومةٍ منفصلةٍ pullup أو pulldown لكلِّ مدخل:


Image: all about circuits

هذا يقودنا إلى السؤال التالي: كيف نصممُّ بواباتِ CMOS متعددةِ المداخلِ والتي يُطلقُ عليها "البوابات المنطقية" مثل AND، NAND، OR، وNOR؟ إنَّ الإجابةَ على هذا السؤالِ سوف توضِّحُ لنا مدى سهولةِ تصميمِ البواباتِ المنطقيةِ باستخدام الدارة CMOS مقارنةً إذا ما تمَّ تصميمُهَا بواسطة دارة TTL. و نستطيعُ ملاحظةَ ذلك إذا ما قارنَّا تصميمَ بوابةِ العاكسِ المُصنَّعةِ بواسطةِ دارة CMOS مع مثيلتها المصنعةِ بواسطةِ دارة TTL.
ولِتوضيحِ هذه الفكرة، تابعوا معنا الجزء الثاني من هذا المقال.
المصدر:
هنا